Volver a Circuitos Integrados

BIESTABLES

1. INTRODUCCIÓN: El biestable como elemento básico de memoria.

Los BIESTABLES nos son necesarios para la síntesis de los circuitos secuenciales, que son aquellos cuya salida depende de la entrada actual y de las entradas en momentos anteriores. Los biestables serán los encargados de almacenar ( MEMORIA ) el estado interno del sistema.

Pero aquí nos aparece un concepto nuevo llamado estado interno que para poder entenderlo intuitivamente vamos a poner un ejemplo fuera de la electrónica. Si consideramos el sistema BOLIGRAFO podemos definir:

Como puedo observar los estados internos de un sistema me definen todas las situaciones diferenciadas por las que puede pasar o a las que puede evolucionar mi sistema.

Los biestables son circuitos binarios ( con dos estados ) en los que ambos estados son estables de forma que hace falta una señal externa de excitación para hacerlos cambiar de estado. Esta función de excitación define al tipo de biestable ( D,T, RS o JK ).

En la electrónica combinacional no existía el tiempo, sin embargo en la electrónica secuencial es esencial, la posición relativa en la que ocurren los sucesos ( eventos ).

Con la introducción anterior podemos definir formalmente un biestable como un circuito secuencial con dos estados estables, es decir tiene memoria y una con una salida que puede permanecer indefinidamente en uno de los dos estados posibles. Al ser secuencial las salidas dependen de las entradas y del estado anterior. Un biestable almacena la información de 1 bit.

Mediante biestables que son la base de los circuitos secuenciales en combinación con una adecuada lógica combinacional podremos construir : contadores, registros de desplazamiento, temporizadores, memorias y en general cualquier autómata.

 

2. Biestables RS con puertas NAND y NOR.

El estado del circuito biestable será el contenido de la memoria. La memoria se consigue mediante la realimentación, o sea introduciendo la salida otra vez a la entrada. Si Qn es el estado actual o presente y Qn+1 el estado futuro entonces se consigue el estado de memoria :

fig 1 : Configuración básica de estado de memoria

Esta situación de estado de memoria viene dada por la expresión :

Para poder modificar este estado de memoria debo añadir entradas y así cambiar el estado. Si llamamos a estas entradas R ( reset ) y S ( set ) obtenemos el biestable RS. Los biestables RS se pueden implementar con puertas NOR y NAND.

A este tipo de biestables que son activos por nivel se les denomina LATCH.

figura 2 . Latch RS mediante NAND y mediante NOR

La tabla de verdad o funcionamiento del Latch RS es la siguiente :

Vamos a analizar una situación en el Latch RS con puertas NOR ( p.e. ) para entender la tabla de verdad anterior:

Si analizo la solución del Latch RS con puertas NAND llegaré a la conclusión que se diferencia del anteriormente analizado porque es activo sus entradas a nivel bajo ( ceros lógicos ).

 

3. BIESTABLES SÍNCRONOS.

La necesidad de establecer los instantes de tiempo en un circuito secuencial basado en biestable nos lleva a la introducción de señales de reloj que nos marcan esos instantes. En cuanto al comportamiento respecto a los instantes de tiempo los circuitos se dividen en :

3.1. Sincronismo por nivel y sincronismo por flanco.

Los circuitos síncronos se dividen a su vez en :

Esto me lleva a la siguiente clasificación de los biestables :

3.1.a. Biestable RS síncrono por nivel

Se añade una señal de reloj al Latch RS básico ( asíncrono ) quedando de la siguiente forma ( ver figura 3 ):

figura 3. Latch RS síncrono por nivel

Aquí tenemos que :

                          R'= R.CK

                          S'= S.CK

Si CK=0 tenemos que R'=S'=0 por lo que nos encontramos es una situación de estado de memoria. Si CK=1 implica que R'=R y S'=S y por tanto el biestable atiende a los valores de entrada y actúa según su tabla de verdad. Todo esto lo resumimos en la siguiente tabla de verdad :

Como el tiempo que atiende el biestable a las entradas es todo el semiciclo en alta, si durante ese tiempo se produce un cambio inesperado en las entradas R y S nos puede llevar a una situación errónea. Por tanto para utilizar este tipo de biestables por nivel debo garantizar que las entradas sean estables durante el tiempo que el nivel está en alta.

Una solución a estos problemas es el uso de biestables RS sincronizados por flancos ( Flip-flop RS ) ya que reduzco el instante de tiempo en el que el biestable atiende las entradas.

3.1.b Biestables RS síncronos por flancos

En estos biestables se introduce un circuito detector de flancos ( ver figura 4 ):

figura 4. Flip-flop RS

El disparo ( activación del FF ) se puede dar tanto en el flanco de subida como el de bajada, esta situación viene reflejada en la en la tabla de verdad del FF, como en la siguiente en las que las flechas hacia arriba indican que se utiliza el flanco de subida de la señal de reloj.

De todas formas en la representación del FF RS en los circuitos también podré diferenciarlos según muestra la siguiente figura:

figura 5. FF RS por flancos

3.2. Problemas de temporización en circuitos síncronos

Los FF requieren también que las entradas sean estables un tiempo del flanco activo ( set-up time ), y también un tiempo después ( hold time ). En la actualidad todos los FF modernos disparados por flancos tienen tiempos de retención o hold time, muy pequeños £ 5 ns, es decir no necesitan mantener la entrada después del flanco activo.

De todas formas antes del desarrollo de los FF por flancos tan optimizados actuales, los problemas de temporización se resolvían con los FF llamados FF MAESTRO-ESCLAVO ( master-slave )

El funcionamiento es el siguiente al llegar la señal de reloj en flanco de subida, carga al MAESTRO . Cuando llega el flanco de bajada el MAESTRO se queda en estado de memoria y el ESCLAVO se activa ( debido al inversor NOT ) y atiende a la entrada que es lo que se la ha pasado ( la mantiene estable ) el MAESTRO por permanecer en estado de memoria.

Es importante también reseñar que en el diseño de circuitos digitales secuenciales y combinacionales se le da también importancia el solucionar problemas transitorios o Glitch. Un Glitch es una señal no deseada debido a que las entradas de una puerta no cambian simultáneamente debido a que los tiempos de propagación en las puertas son distintos o en circuitos anteriores.

3.3. Biestables síncronos con entradas asíncronas.

Se dota al biestable síncrono de entradas adicionales PR ( preset – puesta a uno ) y CL (clear – puesta a cero ) que se consiguen con dos puertas NOR detrás de la configuración de la figura 3 ó 4.

Figura 6 . biestable RS síncrono con entradas asíncronas

Las entradas R y S actúan solamente cuando la señal CK=1. En cambio PR y CL las señales asíncronas, tienen efecto siempre sobre el estado del circuito, independientemente del estado del reloj. Siendo su tabla de verdad o funcionamiento :

 

4. Biestables JK,T y D.

4.1. Biestable JK

El JK resuelve el caso de indeterminación R=S=1 del RS ( la ? de las tablas de verdad ) además de ofrecer más posibilidades. Una posible realización del JK sería la siguiente :

Figura 6. Biestable JK ( puede existir versión por flanco o por niveles )

La tabla de verdad o funcionamiento sería la siguiente :

La ecuación de funcionamiento de la tabla de verdad es

4.2. Biestable tipo D ( delay = retardo )

Su tabla de funcionamiento o verdad es la siguiente :

La ecuación es la siguiente . Puedo obtener un biestable tipo D conectando un JK de la siguiente forma como se demostrará en clase:

4.3. Biestable tipo T ( trigger = disparo )

La tabla de funcionamiento es la siguiente :

Siendo su ecuación obtenida de la tabla :

También puedo obtener un tipo T a partir de un JK de la siguiente forma ( se demostrará en clase ) :

 

5. CRONOGRAMAS O DIAGRAMAS DE TIEMPO CON BIESTABLES.

Es uno de los métodos más usados para estudiar el comportamiento de las señales de un biestable ( estado interno, salidas, etc. ) y de cualquier circuito secuencial en general. En el se ve en un gráfico señal-tiempo como evolucionan las señales al compás de la señal de reloj ( por flanco o nivel ) de una forma muy explícita. ( En clase se verán ejemplos de los biestables estudiados en este tema )

 

Volver a Circuitos Integrados